В статье рассмотрено семейство DSP568xx микросхем компании Motorola, в которых совмещены особенности высокоэффективных цифровых сигнальных процессоров и универсальных микроконтроллеров.
Возрастающая производительность и простота применения цифровых сигнальных процессоров (DSP) вывели их на уровень серьёзной альтернативы микроконтроллерам. Чтобы эти процессоры можно было применять в устройствах управления они должны выполнять функции общего назначения. Для этого ядро должно выполнять функции микроконтроллера, а в состав микросхемы должен входить соответствующий набор периферийных устройств: таймеров, интерфейсов, аналого-цифровых преобразователей, модулей памяти.
В ответ на возросшие запросы потребителей фирма Motorola разработала новую архитектуру микросхемы, ориентированную как на выполнение сложных алгоритмов цифровой обработки сигналов, так и на решение задач управления. Семейство микросхем DSP568xx построено на базе ядра 16-разрядного процессора DSP56800 с фиксированной точкой. Это ядро предназначено для эффективного решения задач управления и цифровой обработки сигналов. Реализованный в нем набор команд обеспечивает цифровую обработку сигналов с эффективностью лучших DSP общего назначения и отвечает требованиям простоты создания компактных программ управления.
Ядро DSP56800
Ядро DSP56800 является программируемым 16-разрядным КМОП процессором, предназначенным для выполнения цифровой обработки сигналов в реальном масштабе времени и решения вычислительных задач. Ядро DSP56800 (рис. 1) состоит из четырех функциональных устройств: управления программой, генерации адресов, арифметико-логической обработки данных, обработки битов. Для увеличения производительности операции в устройствах выполняются параллельно. Каждое из устройств имеет свой набор регистров и логику управления и организовано таким образом, что может функционировать независимо и одновременно с тремя другими. Внутренние шины адресов и данных связывают между собой память, функциональные и периферийные устройства (регистры периферийных устройств расположены в области памяти). Таким образом, ядро реализует одновременное выполнение нескольких действий: устройство управления выбирает первую команду, устройство генерации адресов формирует до двух адресов второй команды, а АЛУ выполняет умножение третьей команды. Есть альтернативная возможность: в третьей команде операцию может выполнять не АЛУ, а устройство обработки битов. Конвейерная архитектура позволяет реализовать параллельную работу устройств, входящих в состав микросхемы, и существенно сократить время выполнения программы.
Конвейерная архитектура ядра DSP56800 оптимизирована для обеспечения эффективности цифровой обработки сигналов, компактности программ управления и обработки сигналов, и удобства программирования. Ниже приведены некоторые характеристики сигнального процессора:
производительность 40 MIPS при тактовой частоте 80 МГц и напряжении питания 2.7…3.6 В
наличие набора команд совмещенной обработки, имеющих режимы адресации, характерные для программ цифровой обработки сигналов
однотактный параллельный 16х16 умножитель-сумматор
два 36-разрядных аккумулятора, включая биты расширения
однотактное 16-разрядное устройство циклического сдвига
аппаратная реализация команд DO и REP
три внутренние 16-разрядные шины данных и три 16-разрядные шины адреса
одна 16-разрядная шина внешнего интерфейса
набор команд управления и цифровой обработки
режимы адресации такие же, как в сигнальных процессорах, и команды, снижающие объем программы
эффективный компилятор языка С и поддержка локальных переменных
стек подпрограмм и прерываний, не имеющий ограничения по глубине.
Присоединяйтесь — мы покажем вам много интересного
Присоединяйтесь к ОК, чтобы подписаться на группу и комментировать публикации.
Нет комментариев